深入探究：如何仅使用与非门（NAND）构建或门（OR）

2026-02-01 03:29:00 0条评论 5次阅读 0人点赞

你是否想过，在数字电路的浩瀚海洋中，如果我们只有一种工具——与非门，能否构建出整个逻辑世界？这就是数字电子技术中最迷人也是最基础的话题之一：通用逻辑门。

在这篇文章中，我们将深入探讨如何仅使用与非门来实现或门的功能。这不仅仅是教科书上的理论推导，更是每一位硬件工程师和嵌入式开发者必须掌握的底层逻辑。我们将从基础概念出发，一步步拆解实现过程，并通过代码仿真和实际电路分析的视角，带你领略“万能门”的魅力。通过阅读本文，你将掌握德摩根定理的实战应用，理解电路优化的思维方式，并学会如何从零开始设计复杂的逻辑系统。

1 目录
2 为什么要从 NAND 门构建 OR 门？
3 核心概念回顾：OR 门与 NAND 门
4 实战步骤：从 NAND 到 OR 的转换过程
5 代码实现与仿真（Python 示例）
6 硬件实现细节与电路图解析
7 性能优化与功耗考量
8 总结与最佳实践

为什么要从 NAND 门构建 OR 门？

在开始动手之前，你可能会问：现在市面上有现成的 OR 门芯片，为什么不直接用，而非要用 NAND 门去折腾？

这是一个非常棒的问题。在实际的集成电路（IC）设计中，NAND 门通常比其他门电路更受青睐，原因主要有两点：

结构简单：NAND 门可以使用 fewer（更少）数量的晶体管（通常是 4 个 MOSFET）来实现，而 NOR 门或 AND 门往往需要更多的晶体管。更少的晶体管意味着更小的芯片面积。
逻辑完备性：NAND 门被称为“通用逻辑门”，这意味着你可以仅使用 NAND 门来实现任何逻辑功能（无论是 AND、OR、NOT 还是 XOR）。

因此，理解如何用 NAND 门构建 OR 门，实际上是在理解如何用最基础、最高效的单元去构建复杂的逻辑世界。这种思维方式对于 FPGA 设计、ASIC 设计以及底层代码优化都至关重要。

核心概念回顾：OR 门与 NAND 门

为了确保我们在同一频道上，让我们快速回顾一下这两个主角的特性。

OR 门：逻辑“加法”

OR 门（或门）就像是一个“宽容”的裁判。只要有一个 input（输入）为高电平（1），它就会判定结果为高电平（1）。只有当所有输入都为低电平（0）时，输出才会为 0。

#### 逻辑表达式

如果输出为 Y，输入为 A 和 B，那么：

Y = A + B
(注意：这里的“+”不是算术加法，而是逻辑“或”)

#### 真值表

A (输入)

B (输入)

Y (输出) :—

:—

:— 0

0 0

1 1

NAND 门：万能的基石

NAND 门（与非门）本质上是一个 AND 门后面跟着一个 NOT 门（反相器）。它的名字来源于 NOT AND。它的特性是：只要有一个输入为 0，输出就为 1；只有当所有输入都为 1 时，输出才强制变为 0。

#### 逻辑表达式

Y = \overline{A \cdot B}
(读作：A 与 B 的非)

#### 真值表

A (输入)

B (输入)

A AND B (中间态)

Y (输出)

:—

0## 理论基础：德摩根定理

要将 NAND 转化为 OR，我们必须请出逻辑代数中的“大神”——德摩根定理。这个定理揭示了“与”和“或”在取反操作下的互补关系。

简单来说，定理告诉我们：

\overline{A \cdot B} = \overline{A} + \overline{B}

反过来，我们可以推导出：

A + B = \overline{\overline{A} \cdot \overline{B}}
这个公式就是我们的蓝图！

它翻译成大白话就是：A OR B 等于 (NOT A) AND (NOT B) 的非。

既然 NAND 门本身就是 INLINECODE55e4ad94，如果我们能让 NAND 门处理的是 INLINECODE0af203b4 和 \overline{B}，那么问题就解决了。

实战步骤：从 NAND 到 OR 的转换过程

现在，让我们把蓝图变成现实。我们需要构建一个电路，使其满足 Y = A + B。根据上面的推导，我们需要三个 NAND 门。让我们一步步来拆解：

第 1 步：构建反相器

首先，我们需要获得 INLINECODEa96348f2（A 的非）和 INLINECODE08b1dfa8（B 的非）。

在这个技巧中，我们将 NAND 门的两个输入端连接在一起。让我们看看会发生什么：

假设 NAND 门输入为 A 和 A。

Y = \overline{A \cdot A} = \overline{A}

所以，我们只需要把 NAND 门的两个引脚短接，它就变成了一个 NOT 门（非门）。 这是我们构建过程中的第一个关键技巧。

使用 NAND Gate 1：输入接 A，两端短接 -> 输出 \overline{A}。
使用 NAND Gate 2：输入接 B，两端短接 -> 输出 \overline{B}。

第 2 步：执行最终逻辑

现在我们有了 INLINECODE5a0997ac 和 INLINECODE2a96989b。根据德摩根定理，我们需要对这两者进行“与非”操作：

\overline{\overline{A} \cdot \overline{B}}

这正是 NAND 的定义！

使用 NAND Gate 3：输入分别接 Gate 1 的输出 (INLINECODE6fddf852) 和 Gate 2 的输出 (INLINECODE79583a2a)。

此时，Gate 3 的输出就是我们的最终结果：A + B。

代码实现与仿真（Python 示例）

为了验证我们的逻辑是否无误，让我们写一些代码来模拟这个过程。我们将使用 Python 定义一个 NAND 函数，然后组合它来实现 OR 功能。

示例 1：基础逻辑模拟

这个示例展示了如何用代码逻辑来模拟硬件电路的行为。

# 定义基础的 NAND 门函数
def nand_gate(a, b):
    """
    模拟 2 输入与非门。
    只要有一个输入为 0，返回 1；否则返回 0。
    """
    if a == 1 and b == 1:
        return 0
    return 1

# 定义使用 NAND 门构建的 OR 门函数
def or_gate_from_nand(a, b):
    """
    使用三个 NAND 门实现 OR 门。
    逻辑推导：Y = A + B = (!A * !B) 的非
    """
    # 步骤 1：使用第一个和第二个 NAND 门作为反相器
    # 将输入的两个端子连接在一起，实现 NOT 功能
    not_a = nand_gate(a, a) # 得到 !A
    not_b = nand_gate(b, b) # 得到 !B
    
    # 步骤 2：使用第三个 NAND 门对结果进行合并
    # Y = !(!A * !B)
    output = nand_gate(not_a, not_b)
    
    return output

# 测试所有输入情况
print("--- 测试结果 ---")
inputs = [(0, 0), (0, 1), (1, 0), (1, 1)]
for a, b in inputs:
    result = or_gate_from_nand(a, b)
    print(f"输入: A={a}, B={b} -> 输出: {result} (期望: {a | b})")

示例 2：通用的位运算模拟器

如果你想处理更长的二进制字符串（比如 8 位数据），我们可以扩展这个逻辑。

def nand_logic_bit(a, b):
    return not (a and b)

def multi_bit_or_nand(val_a, val_b):
    """
    对两个整数的每一位执行 NAND -> OR 转换。
    这是一个简化的演示，展示如何处理多比特数据。
    """
    # 获取二进制字符串（去除 ‘0b‘ 前缀）
    bin_a = bin(val_a)[2:]
    bin_b = bin(val_b)[2:]
    
    # 填充长度以对齐
    max_len = max(len(bin_a), len(bin_b))
    bin_a = bin_a.zfill(max_len)
    bin_b = bin_b.zfill(max_len)
    
    result_bits = []
    
    print(f"计算 {val_a} OR {val_b}:")
    for i in range(max_len):
        bit_a = int(bin_a[i])
        bit_b = int(bin_b[i])
        
        # 应用我们的 NAND 转 OR 逻辑
        w1 = int(nand_logic_bit(bit_a, bit_a)) # !A
        w2 = int(nand_logic_bit(bit_b, bit_b)) # !B
        out = int(nand_logic_bit(w1, w2))      # OR result
        
        result_bits.append(str(out))
        
    # 将二进制结果转回整数
    return int(‘‘.join(result_bits), 2)

# 使用场景示例
# 假设我们在处理某些低级硬件寄存器的位掩码
# 即使没有直接的 OR 指令，我们也可以用 NAND 指令完成
print(f"最终结果: {multi_bit_or_nand(5, 3)}") # 5 (101) OR 3 (011) should be 7 (111)

硬件实现细节与电路图解析

当我们从代码走向电路板时，有一些物理细节需要特别注意。

电路连接拓扑

要实现这个电路，你需要准备 3 个 2 输入的 NAND 门（例如一片 74LS00 芯片就包含 4 个，足够用了）。

连接指南：

输入级：

* 取 NAND 门 #1。将它的 Pin 1 和 Pin 2 连接在一起，作为输入 A。

* 取 NAND 门 #2。将它的 Pin 1 和 Pin 2 连接在一起，作为输入 B。

输出级：

* 取 NAND 门 #3。

* 将 Gate #1 的输出连接到 Gate #3 的其中一个输入端（例如 Pin 1）。

* 将 Gate #2 的输出连接到 Gate #3 的另一个输入端（例如 Pin 2）。

最终输出：

* Gate #3 的输出引脚就是你的 Y（A OR B）。

常见错误与解决方案

错误 1：悬空输入

现象：如果你只连接了输入 A 而忘记连接 B，或者只用了两根线去连接第三个门，结果会不可预测（在 TTL 电路中通常被视为高电平，在 CMOS 中可能导致功耗增加）。
修正：在第一步中，必须将每个反相器 NAND 门的两个输入端都连接到信号源。不要留空引脚。

错误 2： propagation delay (传播延迟)

现象：在这个电路中，信号经过了三级门电路。如果你在处理极高频率的信号（比如几百 MHz），你会发现输出信号相对于输入有明显的滞后。
修正：在时序要求苛刻的电路中，你需要查阅数据手册中的 INLINECODEbd3855f4 和 INLINECODEf0d29e3a 参数。通常这种级联方式会增加约 3 倍的单门延迟。如果是超高速应用，可能需要考虑使用专用的 OR 门以减少门延迟。

性能优化与功耗考量

当我们使用这种“通用门”构建法时，虽然功能实现了，但性能上并不是最优的。

延迟成本：原生 OR 门通常只有 1 级门延迟（TTL工艺中）。而我们的 NAND 实现方案有 3 级延迟（A -> Not A -> Final NAND）。这意味着电路的反应速度变慢了，限制了最大时钟频率。
功耗增加：每一次信号翻转，晶体管都会充放电。更多的门级意味着更多的晶体管参与动作，因此动态功耗会略微增加。

优化建议：

在 FPGA 开发中（如使用 Verilog 或 VHDL），综合工具通常非常聪明。当你写代码描述 assign y = a | b; 时，工具会根据目标器件的底层结构自动选择是用原生的 OR 逻辑单元，还是映射到 LUT（查找表）中的 NAND 结构。作为工程师，你只需要知道逻辑是等价的即可，但在手动搭建分立电路（Discrete Circuit）时，请务必权衡延迟因素。

总结与最佳实践

今天，我们一起完成了一次非常有趣的思维体操。我们从最简单的 NAND 门出发，通过德摩根定理这座桥梁，成功构建了 OR 门。这不仅验证了 NAND 门的通用性，也加深了我们对布尔逻辑本质的理解。

核心要点回顾：

德摩根定理是灵魂：记住 A + B = !(!A * !B)，这是将 AND 逻辑转化为 OR 逻辑的数学基础。
短接输入等于非门：这是硬件黑客们常用的技巧，把 NAND 变成 NOT。
延迟是隐形杀手：虽然功能实现了，但级联门电路会增加传输延迟，在高速设计中需谨慎。

给你的建议：

下次当你手头只有 74LS00 芯片而没有 74LS32（OR门芯片）时，不要惊慌。现在你知道如何用几个门电路拼凑出你需要的逻辑功能。这种解决问题的能力，正是电子工程师最核心的竞争力。

希望这篇深入的分析对你有所帮助。如果你在实验台上尝试这个电路，祝你接线顺利，一次点亮 LED！

投稿给我们	如何建站？
vps是什么？	如何安装宝塔？
如何通过博客赚钱？	便宜wordpress托管方案
免费wordpress主题	这些都是免费方案

豆丁博客